Алгоритми стиснення зображень в HDL (Hardware Description Language)

Димар Д. І. Алгоритми стиснення зображень в HDL (Hardware Description Language) : дипломна робота магістра : 172 Електронні комунікації та радіотехніка / Димар Даніїл Ігорович ; наук. кер. В. І. Богом’я. Київ, 2025. 51 с.

Об’єкт дослідження – процеси та методи стиснення зображень за допомогою алгоритмів, реалізованих мовами опису апаратури (HDL), таких як
Verilog та VHDL. Мета роботи – аналіз та розробка апаратної реалізації алгоритмів стиснення зображень на базі HDL. У роботі використано методи аналізу, моделювання та синтезу цифрових схем для реалізації алгоритмів стиснення зображень. Основою практичної
частини є моделювання та тестування кодів HDL у середовищі Quartus Prime та ModelSim. Розроблені алгоритми можуть бути використані у вбудованих системах, мобільних пристроях, системах відеоспостереження та інших областях, де потрібне швидке та ефективне стиснення зображень. В результаті дослідження було розглянуто теоретичні основи стиснення зображень, реалізовано алгоритми Хаффмана та DCT у середовищі Verilog/VHDL та виконано їх тестування. Проведено аналіз продуктивності та ефективності апаратної реалізації у порівнянні з програмними методами. Апаратна реалізація алгоритмів стиснення зображень дозволяє суттєво підвищити швидкість обробки даних та знизити навантаження на процесорні ресурси. Використання HDL дає змогу створювати ефективні цифрові модулі, які можуть бути інтегровані в FPGA (програмованих вентильних матрицях) або ASIC (спеціалізованих інтегральних схемах) для розв’язання задач реального часу. Отримані результати підтверджують доцільність використання апаратних методів у системах цифрової обробки зображень.